Qsysを利用したFPGA回路をリファレンス制御アプリケーションから制御する方法（レジスタ・アクセス編）

Qsysツールを利用して、バスマスタにGPIF-AVALONブリッジを使用した場合、PC上の制御アプリケーションでは、次のように設定して制御します。

 『レジスタアクセス』

レジスタ番号とAVALONバス上のアドレスは、下表の通り「レジスタベースアドレス」+「レジスタ番号*0x04」で示します。

レジスタベースアドレスは、コンポーネントの登録で設定した値です。

「メモリ・アクセス」

『レジスタ長』

8/16/32ビット・アクセスのみ可能です。 64ビットアクセスは32ビットアクセスとして扱われます。
GPIF_Masterは32ビットのデータ幅固定ですので基本的には常に32ビットアクセスを行ってください。
ただし、ペリフェラル側で8/16bitのデータ幅しか無い場合には32ビットアクセスではなく、ペリフェラル側のデータ幅に合わせても問題ありません
各ビット幅でアクセスした場合の「byteenable」信号は下表の通り出力します。