１．FPGA　I/Oバンク電源回路の変更

以下画像の黄枠内がRev1.0でのVCCIO電圧設定用DipSWです。Rev2.0では、4bitすべてOFFまたは、いずれか1bitだけONにする設定です。製品出荷時はbit3だけONなので、2.5V設定です。

赤枠内のDipSWはRev2.0で追加したVCCPD電源選択用です。　黄枠DipSWのbit4=ON(3.3V設定）のときだけ、赤枠DipSWのbit2をONにします。

※製品出荷時状態ではVCCIO=3.0V設定ができません。
1608サイズのチップ抵抗を付け替えることで対応できます。
詳細はボードマニュアルを参照してください。

２．外部リセット端子の追加

ボードを筐体に収容したときなど、筐体パネルに備えたリセットボタンからの配線を以下画像の赤枠内に接続し、システムリセットすることができます。