Smart-USB Plus / Sigma 製品ファミリ技術解説資料

SUA003　『USBインタフェース・プロトコルの概要』

対象　：　Smart-USB Plus製品全般
内容　：　USB制御ICとFPGA間のデータ転送プロトコ解説(14/09/01更新）
モリリード・タイミングチャートの誤記訂正しました。SUA013（メモリリードの注意点）を参考資料として組み入れました。

SUA004　『USBデータ転送レートの向上対策』

対象　：　Smart-USB Plus製品全般
内容　：　USBバス上のデータ・トグル率を向上させ、無用のビット・スタッフを避けることにより、USBデータ転送レートの向上を目的としています。

SUA005　『1wordハンドシェイク通信の概要』

対象　：　SX-Card6、SX-Card3、CX-Card2、SX-USB3、CX-Card4、ASUP-M3
内容　：　WAIT制御により低速なデータを最小のFPGAリソースで処理するための資料です。SUA003の内容がベースになります。 

SUA006　『GPIF-AVALONブリッジ回路』  （'13/06/04更新 ver3.0）

対象　：　CX-Card2、CX-Card4、CX-USB2、SX-USB2、SX-USB3
内容　：　ソフトCPUの"Nios2"を使っていなければ、普段は使わないQuartusIIのQsysツールを利用したブリッジ回路（GPIF_Master）を提供しています。HDLで機能記述をしなくても、簡単にUSBインタフェースを実現し、Qsysで用意されている無償の回路ライブラリを利用することができます。
第7章以降にFIFOモジュールを利用した連続データ収集のデザイン手法を追加しました(ver3.0)

参考資料：　メモリアクセス方法、　レジスタアクセス方法
 

 SUA008『USBと無償Nios2CPUコアを組み合わせた組込システム開発』

対象　： System-SX2、System-SX、SX-USB3、SX-USB2、CX-Card2、CX-Card4、CX-USB2
内容　： 無償のNios2eコアとUSB制御のための「GPIF_Master」ライブラリを利用して、短期間でマイコンシステムを構築することができます。CX-USB2ボードを例に、PCと連携したNios2マイコンシステム開発を解説します。 
参考資料：SUA006『GPIF-AVALONブリッジ回路』

SUA011　『レジスタ・アクセスの拡張機能』

対象　：Smart-USB Plus製品　(VX-USB2、System-SX、System-SX2を除きます）
内容　：アクセスできるレジスタ数を64個から16384個に向上する機能と、1回のレジスタ・アクセスで転送できるデータ数を最大64バイトに拡張した機能の解説です。

SUA014　『ALTERA FPGA向けPLLリコンフィグの応用回路』

対象　：　CX-Card4、CX-USB2
内容　：　USBメモリアクセスを利用して、PLL部分だけを再設定する方法の解説。FPGAサンプルプロジェクト付き。

SUA015　『Excel VBA制御ソフトの使い方』

対象　：　Smart-USB Plus、IOボード
内容　：　Excel2007/2010/2013　VBAでボード制御ができます。　VBAダウンロード。

SUA016 『LabVIEW制御ソフトの使い方』

対象　：　Smart-USB Plus、IOボード
内容　：　LabVIEWからのボード制御が可能です。製品にはソースコードを添付しているのでカスタマイズが可能です。

SUA017 『Smart-USB Sigma　USBインタフェースプロトコル概要』

対象　：　Smart-USB Sigma製品
内容　：　USB3.0を実現するためのUSB制御ICとのインタフェース仕様です。FPGA側回路設計時にお役立て下さい。

SUA018 『mxcardで始めるシステム開発』

対象　：　mxcardシステム開発ボード
内容　：　12bit 1MSps ADCを内蔵したアルテラMAX10デバイスを搭載したmxcardの使い方をまとめています。アナログ機能を利用する方法やFPGAのコンフィグ方法などを解説。

SUA019 『GPIF_Avalonバスブリッジ回路』

対象　：　CX-Card10システム開発ボード
内容　：　Card-UNIV6に搭載のセンサ制御（I2C/SPI)とLCD(16x2)制御を、PCアプリからUSB経由でマイコンライクに制御する回路の解説。
関連資料：SUA006

－・・・　サンプル回路のダウンロードはこちらから...

SUA005『1wordハンドシェイク通信』用サンプル回路』　(VerilogHDL)
プロジェクト名「word_comm」

CX-Card4システム開発ボード用　（CX-Card4/40C7、/55C7）
SX-Card6システム開発ボード用　（SX-Card6/70C3、/150C3）

内容：
FPGA内にデバッグ用カウンタを実装し、制御アプリケーションRefApp7.exeのメモリ操作により、そのカウンタ値を読み出す。読み出したデータをボードに転送し、ボード上の8bit-LEDにデータの内容を表示させます（CX-Card4の場合には4bit）。
デバッグ用カウンタの代わりに、ユーザロジックを接続すれば、低速なデータ転送が柔軟なタイミングで行えます。
サンプルFPGA回路の消費リソースは、SX-Card6の場合、59スライス、Cyclone2の場合　76LE、　Spartan3ANの場合　34スライス程度なので、USBインタフェースするために必要な回路はFPGA全体の1%未満です。

動作確認する際には、制御アプリケーション（RefApp7.exe）のメモリ操作タブで、メモリ転送モードを　RD/WR　ともにWORDに設定してください。また、メモリ転送レートが低速なので、小規模なメモリレングス設定（たとえば0x200）程度にすると時間がかからずに動作確認ができます。

 SUA006『GPIF-AVALONブリッジ回路』用サンプル回路

QuartusIIプロジェクト(ver11.1)ZIP形式に圧縮したファイルです。　VerilogHDL記述。各ボードとも、最新のファームウエアに更新の上、ご利用ください。GPIF_Masterモジュールの最新版は1.7です。  

• CX-Card4システム開発ボード用データ
• CX-Card4システム開発ボード用データ（FPGA内蔵FIFOを利用したデータ収集システム例）

Qsys/SOPCBuilder用ライブラリだけダウンロードする場合は、こちらからお願いします。
GPIF_Master　最新版ダウンロード　(ver1.7　　2012/02/20 Up)